Job Description
Votre mission sera de développer une série d'améliorations d'un algorithme de compression d'image déjà existant dans un FPGA. Vous aurez à implémenter ces optimisations, les simuler et les vérifier sur cible.
Complementary Description
Les missions principales :
• S'approprier le fonctionnement de l'algorithme actuel
• Développer les améliorations qui ont été pensées et, dans le cas échéant, en proposer de nouvelles
• Développer des scripts de vérification et d'utilisation (Matlab de préférence, python)
• Simuler et vérifier le fonctionnement de l'algorithme amélioré
• Produire une documentation associée
Job Requirements
Vous êtes en dernière année d'une école d'ingénieur dans un cursus à dominante électronique.
Des bases dans un langage HDL (VHDL / System Verilog) et une capacité à utiliser un langage script tel que Matlab ou Python sont attendues.
L'aptitude à comprendre un développement déjà existant et l'adapter, la force de proposition dans les choix techniques seront évaluées.
Specificity of the job
N.A
Locate your future workplace
21 avenue du Gros Chene 95610
Eragny-sur-oise
Ile de France France
- Maps are available under the Open Database Licence.
- © OpenStreetMap contributors.
- © Safran