Stagiaire R&D : Etude, Modélisation & Implémentation solution d'interpolation fractionnaire FPGA F/H

Découvrez la direction Espace de Safran Electronics & Defense.
Prêt-e à innover, et à repousser les limites de l'exploration spatiale ? A contribuer à un Espace plus sûr et plus durable ? A participer à des projets d'envergure où vous côtoierez des acteurs internationaux au sein d'un grand groupe industriel ? Rejoignez la Direction Espace de Safran et ses 1 350 collaborateurs-rices expert-es et passionné-es !
Nous prenons part aux missions scientifiques spatiales majeures (Artemis, Galileo, Copernicus…), au développement du NewSpace et au renforcement de la protection de la Terre. Présentes en France et à l'international, nos équipes développent, industrialisent et produisent une large gamme de technologies pour la communication Terre-Espace, la propulsion satellites, l'instrumentation et la navigation, les horloges de très haute précision, l'optique et la surveillance de l'Espace.

Syrlinks conçoit des produits de radiocommunication et de géolocalisation, et dispose d'une large gamme de produits destinée au segment spatial. Emetteurs, émetteurs-récepteurs haut débit, récepteurs GNSS et charges utiles rythment le quotidien des 200 collaborateurs de cette entité.

Localisée à 20 min du centre-ville de Rennes et de la gare, grâce à son accès direct en métro, Syrlinks se situe au cœur de la technopole Atalante ViaSilva.
Nos établissements rennais disposent d'espaces de pause (cafétéria et/ou restaurant d'entreprises), de parkings aménagés pour voitures ou 2 roues et sont équipés de bornes électriques de recharge. Un dispositif favorisant la mobilité douce et durable est proposé à nos collaborateurs. Syrlinks dispose également de locaux dans la région toulousaine, à proximité de l'Aerospace Valley.

Vous préparez un diplôme d'ingénieur spécialisé dans le domaine du Traitement du signal (Bac +5) et êtes à la recherche d'un stage de 6 mois.


Vous êtes motivé(e) par le travail en R&D sur des systèmes embarqués type FPGA.


Curieux(se) et intéressé(e), vous disposez d'une bonne base de connaissance en traitement du signal, dans le développement en Python (modélisation) et en VHDL (implémentation sur FPGA).


Votre faculté d'adaptation et votre aisance relationnelle vous permettra de mener votre stage en équipe tout comme en autonomie.

En tant que stagiaire à SYRLINKS, vous intégrerez une équipe R&D du groupe domaine charge utile. Vous serez accompagné(e) par un Ingénieur expérimenté en Traitement du signal et développement sur cible FPGA.


Dans le cadre des activités émetteur bas et hauts débits embarqués sur satellite et face aux besoins croissants de disposer de solutions souples et reconfigurables, SYRLINKS souhaite faire évoluer la fonction d'interpolation/filtrage mise en œuvre en sortie du bloc de codage/modulation afin d'adresser une plus grande variété de débits symboles.


L'objectif principal du stage sera de mener une étude, de modéliser et d'implémenter sur FPGA une solution d'interpolation fractionnaire reconfigurable.


Les missions principales de ce stage seront les suivantes :

Réaliser un état de l'art des solutions existantes ;
Modéliser sous Python ;
Définir une architecture FPGA compatible avec les contraintes de l'environnement ;
Développer, mettre au point et tester une IP en VHDL ;
Evaluer les performances sur cible ;
Rédiger un rapport global de synthèse des travaux réalisés.