Avertissement Ce site n'est pas recommandé pour les navigateurs Internet Explorer. Veuillez utiliser un autre navigateur Web pour profiter d'une meilleure expérience.

Ingénieur-e en validation et vérification virtuelle FPGA F/H

Publié
Safran Electronics & Defense Electronique et automatique Eragny-sur-oise , Ile de France , France CDI Temps complet BAC+5 Jeune diplômé-e/Première expérience Anglais Courant
Publié

Parlons de votre future mission

Au sein du Pôle Métier FPGA intégrée à l'entité Electronique, le candidat aura pour mission d'intervenir dans les différentes phases de vérification virtuelle (simulation RTL) du FPGA :
* Phase descendante du cycle en V concernant les activités de validation des exigences, l'élaboration de la stratégie de vérification ainsi qu'à l'élaboration des environnements de vérification (testbench) associés. Ces vérifications peuvent aussi bien être réalisées aux bornes d'une IP, d'un bloc fonctionnel qu'aux bornes du FPGA complet.
* Phase montante du cycle en V concernant les activités justification des métriques de couverture à la fois structurelles (le code) et fonctionnelles.
Le Pôle Métier assurant le développement des FPGA sur les lignes de produit, Equipements Inertiels et GNSS, le candidat aura pour objectif de mutualiser au maximum les méthodologies applicables à l'ensemble des environnement de vérification.

Et en complément ?

Les missions principales :
- Valider les exigences aux bornes du FPGA pour s'assurer de leur bonne compréhension et de leur testabilité,
- Comprendre et s'appuyer sur les différents éléments de conception mis à sa disposition (rédigée par le responsable technique du FPGA) pour en déduire les différentes stratégies de vérification virtuelle à mettre en place,
- Spécifier la stratégie de vérification virtuelle et remonter, le cas échéant, des contraintes de conception dans l'architecture FPGA spécifiques aux tests à venir,
- Elaborer les environnements de vérification en langage de description SystemVerilog,
- Participer aux différentes revues internes et externes avec le client (Audit de certification DO 254 envisageable)
- Assurer un reporting sur l'avancement des activités au responsable de lot et au référent technique dédié à l'activité de vérification virtuelle

Parlons de vous

Ingénieur en Micro-électronique ayant déjà une expérience significative de la vérification FPGA. Profil requis:
- complète autonomie et force de proposition devant une architecture FPGA à vérifier.
- maitrise du langage SystemVerilog,
- Connaissance des VIP Xilinx est un plus,
- maitrise des outils de gestion de configuration (Git),
- très bonne qualité rédactionnelle,
- La connaissance de la méthodologie UVM est un plus.

compétences transversales / savoir être :
- organisé et rigoureux
- autonome
- bon relationnel,
- bonne communication pour remonter les problèmes, l'avancement des activités et partager ses connaissances

Localisez votre futur site

21 avenue du Gros Chêne 95610

Eragny-sur-oise

Ile de France France

Copier l’adresse
76 800
collaborateurs dans le monde
27
pays dans lesquels Safran est présent
35
familles de métiers
  • © Safran