Stage - Durcissement de FPGA F/H

Safran Electronics & Defense développe des électroniques critiques à haut niveau de fiabilité, pour l'aéronautique civile (avions de ligne, hélicoptères,…) et pour les lanceurs spatiaux. Ces électroniques doivent continuer à fonctionner malgré l'apparition éventuelle de défaillances au sein de l'électronique. En particulier, ces électroniques sont soumises au rayonnement naturel provenant du soleil qui peut perturber le fonctionnement des composants électroniques, en changeant l'état des données dans les mémoires ou les flip-flops. Il existe des méthodes de "durcissement" qui permettent de détecter ces changements, voire de les corriger, mais ces méthodes peuvent être couteuses ou avoir un impact significatif sur les performances de l'électronique.

Safran Electronics & Defense cherche à optimiser le "durcissement" de ces électroniques, et plus particulièrement les FPGA, contre ces phénomènes. Pour cela, le/la stagiaire aura pour objectif de proposer des méthodes de caractérisation, de détection ou de correction des perturbations dans un FPGA SRAM. Vous serez encadré par un expert sénior et travaillerez sur les thématiques suivantes :
• Etudier l'architecture de FPGA SRAM de Xilinx et les perturbations que provoquent le rayonnement naturel sur cette architecture.
• Etudier les solutions techniques (outils et mécanismes) proposées par Xilinx pour durcir les FPGA SRAM.
• Proposer des designs HDL permettant de caractériser ces perturbations, dans l'objectif de mieux les comprendre. Les caractérisations pouvant être réalisées ultérieurement par les équipes de Safran Electronics & Defense sous accélérateur de particule.
• Proposer des méthodes voire des outils permettant la détection ou la correction des phénomènes, embarquables dans les produits de Safran Electronics & Defense.

Le/la stagiaire profitera de l'expérience accumulé par Safran Electronics & Defense sur cette thématique et travaillera en interaction avec le laboratoire ETIS, laboratoire mixte CNRS, Université de Cergy-Pontoise et ENSEA. D'autre part, le laboratoire ETIS et Safran Electronics & Defense propose une thèse sur cette thématique.

Vous êtes actuellement élève en dernière année du cycle ingénieur. Vous avez des notions de conception de micro-architecture, conception de FPGA en HDL (SystemVerilog de préférence). Curiosité, sens de l'approfondissement et autonomie seront des qualités appréciées chez notre futur(e) stagiaire. Si vous pensez correspondre à cette description, n'hésitez plus et postulez !

Stage de fin d'étude Bac+5 uniquement, possibilité de poursuite sur une thèse.