Thèse CIFRE N°91 " Fiabilité d'un système embarqué basé FPGA " F/H

Safran Electronics & Defense développe des électroniques à haut niveau de criticité. Ces électroniques subissent des perturbations, d'origines extrinsèques (rayonnement, perturbations sur l'alimentation, sur les entrées etc …) et intrinsèques (température, vieillissement, montage, ...).

L'effet de ces perturbations est mal connu et les solutions mises en œuvre pour les gérer sont couteuses, en développement et en ressources utilisées.

Le laboratoire ETIS UMR CNRS 8051 et Safran Electronics & Defense mettent en place cette thèse pour améliorer notre maitrise de ces phénomènes.

L'objectif de la thèse est de proposer des méthodes outillées pour caractériser et protéger les principaux composants numériques de nos électroniques, à savoir les FPGA et les CPU.

Les principaux travaux de la thèse seront :
- Proposer des méthodes d'injection de fautes (méthodes software, hardware ou mixte) dans ces composants
- Mesurer la probabilité de défaillance (perte complète ou données erronées)
- Proposer de nouvelles méthodes de détection ou de correction de défaillances

Vous maitrisez l'architecture des composants numériques et du HDL. Egalement, vous maitrisez ledéveloppement logiciel bas niveau.

Vous avez des connaissances en physique des semi-conducteurs.


Si vous êtes curieux(se) et inventif postulez dès maintenant !