注意 本网站不推荐使用internet explorer浏览器。请使用其他Web浏览器以获取更好的体验。

Ingénieur-e en validation et vérification virtuelle FPGA F/H

已发布
赛峰电子与防务公司 电子自动化 Fougères , Bretagne , 芬兰 无固定期限合同 全职 硕士文凭 无经验 英语 熟练
已发布

工作描述

Dans le cadre des activités de la Direction de l'Ingénierie Electronique de la DT, votre mission sera d'intervenir dans les différentes phases de vérification virtuelle (simulation RTL) du FPGA :
* Phase descendante du cycle en V concernant les activités de validation des exigences, l'élaboration de la stratégie de vérification ainsi qu'à l'élaboration des environnements de vérification (testbench) associés. Ces vérifications peuvent aussi bien être réalisées aux bornes d'une IP, d'un bloc fonctionnel qu'aux bornes du FPGA complet.
* Phase montante du cycle en V concernant les activités justification des métriques de couverture à la fois structurelles (le code) et fonctionnelles.

补充说明

Les missions principales :
- Valider les exigences aux bornes du FPGA pour s'assurer de leur bonne compréhension et de leur testabilité,
- Comprendre et s'appuyer sur les différents éléments de conception mis à disposition (rédigés par le responsable technique du FPGA) pour en déduire les différentes stratégies de vérification virtuelle à mettre en place (test dirigé ou aléatoire, mesure de couverture du test, ...),
- Spécifier la stratégie de vérification virtuelle et remonter, le cas échéant, des contraintes de conception dans l'architecture FPGA spécifiques aux tests à venir,
- Elaborer les environnements de vérification en langage de description SystemVerilog,
- Participer aux différentes revues internes et externes avec le client (Audit de certification DO 254 envisageable)
- Assurer un reporting sur l'avancement des activités au responsable de lot et au référent technique dédié à l'activité de vérification virtuelle.

工作要求

Ingénieur-e en microélectronique ayant déja une expérience significative de la vérification FPGA.
Profil requis:
- complète autonomie et force de proposition devant une architecture FPGA à vérifier.
- maitrise des langages SystemVerilog et VHDL,
- maitrise des outils de simulation (Questa),
- maitrise des outils de gestion de configuration (Git),
- très bonne qualité rédactionnelle,
- la connaissance des langages tcl, python et Makefile est un plus.
- la connaissance de la méthodologie UVM est un plus.
- une connaissance de la norme DO-254 est un plus.

compétences transversales / savoir être :
- organisé et rigoureux
- autonome
- bon relationnel,
- bonne communication pour remonter les problèmes, l'avancement des activités et partager ses connaissances

工作的特殊性

Le poste est localisé sur le bassin Rennais
Déplacements occasionnels en France (Eragny-sur-Oise ou Massy-Palaiseau selon les projets)

确定您未来的工作地点

12 rue Colbert 35300

Fougères

Bretagne 芬兰

复制地址
76,800
名员工
27
赛峰集团经营所在国家数量
35
职业类别
  • © Safran