工作描述
Au sein du Pôle Vérification et Moyens de test intégré à l'entité électronique, le candidat interviendra dans les phases des développements des cartes électroniques:
- descente du cycle en V: élaboration de la stratégie de test et définition des moyens techniques à mettre en place
- montée du cycle en V: participation à la mise au point et vérification des cartes électroniques
补充说明
Le candidat aura la charge des activités suivantes:
- Développer les nouveaux FPGA de test et scripts de test associés en interface avec les centres de fabrication
- Assurer le support technique lors de la mise au point des cartes au sein de la direction technique
- Gérer la gestion de configuration des ses livrables
- Assurer la ré-utilisation des travaux pour les nouveaux développements
- Assurer un reporting hebdomadaire auprès des équipes projets et de son responsable hiérarchique
工作要求
Ingénieur en électronique ayant déjà une expérience de la vérification sur carte électronique:
- maitrise du langage de description HDL (VHDL, Verilog, systemVerilog)
- maitrise des outils de conception FPGA (synthèse et placement/routage)
- maitrise des outils de gestion de configuration (Git),
- connaissances des langages de programmation (Python, Tcl, Labview, Matlab, C) pour réaliser des scripts ou outils PC pour automatiser les essais.
- connaissance des moyens de mesures de type oscilloscope et analyseur logique
Compétences transversales / savoir être :
- organisé et rigoureux
- autonome et force de proposition pour faire évoluer les outils et méthodes
- bon relationnel,
- bonne communication pour remonter les problèmes, l'avancement des activités et partager ses connaissances
工作的特殊性
déplacements occasionnels sur site de production
确定您未来的工作地点
21 avenue du Gros Chêne 95610
Eragny-sur-oise
Ile de France 芬兰

- 地图在开放数据库许可证下提供 Open Database Licence.
- © OpenStreetMap contributors.
- © Safran