Développement et vérification FPGA de solutions de compression de données F/H

Les développements électroniques, dans le domaine de l'optro-guidage, de la Division d'Ingénierie Electronique (DIE) font face à des défis permanents en termes de mise en œuvre de multiple capteurs, d'implémentation de traitements d'image, d'optimisation de consommation et de compatibilité avec les formats de restitution standards.

Dans le cadre de l'amélioration des performances d'un système embarquant des traitements d'images sur FPGA SOC Xilinx UltraScale +, la bande passante des mémoires externes représente un enjeu majeur.
Pour augmenter la puissance de calcul de nos produits, nous souhaitons implémenter une solution de compression d'image, ou d'autre type volumineux de données, visant à réduire la bande passante des accès en lecture de la mémoire DDR externe.
Vous aurez pour objectif le développement d'une solution complète allant de l'architecture jusqu'aux tests sur produit final

Le stage consiste à:
- Faire l'état de l'art des méthodes de compression applicables au besoin.
- Dimensionner et étudier les coûts d'implémentation de 2 solutions retenues avec les notes d'architecture associées.
- Développer en RTL, réaliser des scripts, simulations virtuelles sous QuestaSim, synthèse/Placement & Routage sous Vivado.
- Intégrer et tester sur carte pour valider la solution.

En dernière année d'école d'ingénieur ou Master 2 en formation électronique numérique/FPGA, vous disposez de compétences en développement RTL, en design FPGA/SoC et en simulation QuestaSim.

Requis : Langage VHDL ou Verilog/SystemVerilog, QuestaSim/ModelSim, langage script (Python ou Batch/Shell ou Matlab), environnement Xilinx Vivado ou Intel QuartusPrime.
Des bases en traitement d'image et compression vidéo seraient un plus.
Vous êtes autonome, rigoureux(se) et avez le sens de l'initiative.