工作描述
Au sein du Pôle Métier FPGA intégrée à l'entité Electronique, le candidat aura pour mission de piloter une équipe composée d'architectes, de concepteurs et vérificateurs FPGA en charge de répondre aux besoins fonctionnels de la ligne de produit Navigation. Les architectures à concevoir devront mettre en oeuvre des briques dédiées au traitement du signal pour la RF pour les produits GNSS mais aussi des briques de traitements algorithmiques dédiées à l'asservissement des senseurs de type Gyromètres et Accéléromètres pour les produits Inertiels. Ces architectures devront répondre aux contraintes de performance, de latence et d'encombrement dans le produit final.
补充说明
Les missions principales :
- Planifier et assurer le suivi du plan de charge des ressources,
- Etablir de la logique de développement au regard des contraintes projets ou du contexte de certification DO-254 si applicable,
- Consolider les devis, faire le suivi des couts, des risques et des opportunités,
- Identifier les opportunités Make or Buy,
- Assurer une remontée d'informations claire au projet et au Responsable Métier concernant l'avancement des activités et l'évolution des faits techniques,
- Encadrer des ressources à la fois expérimentées et débutantes,
- Assurer le respect des méthodologies au sein du pôle Métier,
- Participer aux relectures et acceptation des livrables internes et externes,
- Piloter la Sous-traitance et participer au COPIL,
- Participer aux différentes revues internes et externes avec le client (Audit de certification DO 254 envisageable),
- Assurer le support aux équipes FPGA en cas de difficultés techniques,
- Solliciter les Experts et Référents société pour les sujets complexes,
- Assurer un support technique aux différentes équipes Métier connexes (Logiciel/Electronique/Système).
工作要求
Ingénieur en conception FPGA de niveau confirmé (au moins 5 ans d'expérience).
Expérience requise en architecture, conception et vérification des FPGA :
- complète autonomie et maitrise des phases suivantes : validation des exigences, faisabilité d'implémentation, estimation de ressources, conception, vérification, gestion de configuration
- maitrise des langages de description HDL (Verilog ou systemVerilog de préférence). La mise en oeuvre de méthode évoluées en vérification est un plus. (couverture fonctionnelle par covergroup ou assertion, méthodologie UVM par exemple)
- maitrise des contraintes STA
- maitrise des outils de simulation (Questa), de synthèse/P&R (Synplify Pro, Libero, Vivado) et de gestion de configuration (Git).
- la mise en oeuvre de techniques avancées pour faire de vérification sur cible est un plus (Soft embarqué bas niveaux sur FPGA pour dérouler des routines de test par exemple)
compétence transversales / savoir être :
- pilotage et animation d'équipe
- Capacité à convaincre et argumenter
- aptitude pour le tutorat et encadrement d'ingénieur débutant
- organisé et rigoureux
- autonome
- bon relationnel, bonne communication
确定您未来的工作地点
21 avenue du Gros Chene 95610
Eragny-sur-oise
Ile de France 法国
- 地图在开放数据库许可证下提供 Open Database Licence.
- © OpenStreetMap contributors.
- © Safran